

جزوهٔ آموزشی مهندسی الکترونیک | ELECTRONICS GUIDE

معرفی و کاربرد
تایمر ساده‌شده SLTM
در CH32V006 / CH32M007

از ساختار داخلی و منابع ساعت تا حالت خروجی مقایسه و هم‌گامی با TIM1، مقایسهٔ کارکردی با تایمرهای پیشرفته و همگانی‌منظوره، تریگر DMA و ADC و گام‌به‌گام پیکربندی با نمونهٔ کد

در این جزوه، ترجمهٔ فارسی سند رسمی AN11001 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: تایمر ساده‌شده (SLTM) جانبهٔ ممتاز CH32V006/CH32M007 است که به‌جای خروجی PWM بر تریگر داخلی و تولید پالس تمرکز دارد. ساختار داخلی و منابع ساعت، حالت مقایسه و هم‌گامی، جدول مقایسهٔ تایمرها، تفاوت کانال‌های DMA میان مدل‌ها و دو نمونهٔ کد برای تریگر DMA و ADC مرور می‌شود.

میکروکنترلر CH32V006 · CH32M007 صنعتی · تایمر ساده‌شده SLTM · تریگر ADC / DMA · هم‌گامی با TIM1 · شمارندهٔ ۱۶بیتی · نمونهٔ کد EVT · واژه‌نامهٔ فنی

ترجمهٔ فارسی AN11001 V1.0 · **نسخهٔ ۱٫۰** — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | معرفی تایمر ساده‌شده ۳

1.1 ساختار داخلی SLTM ۳

1.2 مقایسهٔ SLTM با TIM ۵

۳ بخش ۲ | پیکربندی و استفاده از SLTM ۶

2.1 روند پیکربندی ۶

2.2 تریگر DMA با SLTM ۶

2.3 تریگر ADC با SLTM ۷

2.4 جمع‌بندی ۸

۴ تاریخچهٔ نسخه‌ها و بیانیه ۸

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۹

فهرست شکل‌ها، جدول‌ها و کدها

جدول ۱-۱ اتصال تریگر داخلی تایمرها ۴

جدول ۱-۲ مقایسهٔ تایمرها ۵

شکل ۲-۱ تریگر DMA با SLTM ۷

شکل ۲-۲ تریگر ADC با SLTM ۸

چکیده — سری CH32V006/CH32M007 میکروکنترلرهای همگانی‌منظورهٔ صنعتی مبتنی بر هستهٔ RISC-V کینگ‌که (QingKe) از شرکت WCH با منابع جانبی غنی هستند و تایمر ساده‌شده (SLTM) یکی از جانبه‌های ممتازی است که این دو تراشه را از دیگر میکروکنترلرهای همگانی‌منظوره متمایز می‌کند. SLTM برخلاف تایمرهای پیشرفته و همگانی‌منظوره شکل موجی به بیرون نمی‌دهد و بر تریگر زمانی داخلی و تولید پالس تمرکز دارد؛ همین طراحی «حذفی» آن را در سناریوهایی مانند تریگر زمانی ADC و شمارش رویداد به گزینهٔ بهینه بدل می‌کند. این سند اصول کار، ساختار داخلی، مقایسهٔ کارکردی با سایر تایمرها و شیوهٔ پیکربندی SLTM را همراه با نمونه‌های کد پوشش می‌دهد.

مقدمه

توضیحات و دامنهٔ کاربرد

سری CH32V006/CH32M007 میکروکنترلرهای همگانی‌منظورهٔ صنعتی شرکت نانجینگ چی‌هنغ (WCH) هستند که بر پایهٔ هستهٔ RISC-V کینگ‌که (QingKe) طراحی شده‌اند. این دو میکروکنترلر منابع جانبی غنی‌ای در اختیار می‌گذارند و تایمر ساده‌شده یکی از جانبه‌های ممتازی است که CH32V006/CH32M007 را از دیگر میکروکنترلرهای همگانی‌منظوره متمایز می‌کند. این سند با محوریت تایمر ساده‌شده، اصول کار، سناریوهای کاربرد و شیوهٔ پیکربندی آن را به‌صورت ژرف و گام‌به‌گام معرفی می‌کند.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32V006 / CH32M007 و مشابه

بخش ۱

معرفی تایمر ساده‌شده

تایمر ساده‌شده (SLTM) یک ماژول تایمر ۱۶بیتی در CH32V006 است. در مقایسه با تایمر پیشرفته و تایمر همگانی‌منظوره، جایگاه کارکردی تایمر ساده‌شده متمرکزتر است — این تایمر مستقیماً شکل موج PWM به بیرون نمی‌دهد، بلکه بر تریگر زمانی داخلی و کارکرد تولید پالس تمرکز دارد.

انگیزهٔ اصلی طراحی تایمر ساده‌شده آن بود که با فرض برآورده‌شدن سناریوهای کاربرد مشخص (مانند تریگر زمانی ADC و شمارش رویداد)، کارکرد زمان‌بندی با کمترین منطق سخت‌افزاری پیاده‌سازی شود تا مصرف توان و مساحت تراشه کاهش یابد.

◆ ۱.۱ ساختار داخلی SLTM

◆ ۱.۱.۱ کارکرد

ماژول‌های کارکردی هستهٔ تایمر ساده‌شده عبارت‌اند از:

- ۱. شمارندهٔ ۱۶بیتی (CNT): هستهٔ تایمر؛ با محوریت ساعت به‌صورت افزایشی می‌شمارد.
- ۲. رجیستر بارگذاری مجدد خودکار (ATRLR): سقف شمارش را تعیین می‌کند؛ هنگامی که CNT به مقدار ARR برسد، رویداد سرریز تولید می‌شود.

- ۳. رجیستر کنترل (CTLR): فعال‌سازی تایمر، جهت شمارش، مجازسازی رویداد به‌روزرسانی و مواردی از این دست را کنترل می‌کند.
- ۴. رجیستر وضعیت (DMAINTENR): مجازسازی DMA و مجازسازی پیش‌بارگذاری رجیستر مقایسه.
- ۵. رجیستر مقایسه (CHxCVR): مقدار رجیستر مقایسهٔ کانال x.

◆ ۱.۱.۲ منبع ساعت

ساعت تایمر ساده‌شده می‌تواند از ساعت گذرگاه HB تأمین شود (در CH32V006/CH32M007، گذرگاه HB حداکثر 48MHz است). ساعت تایمر ساده‌شده همچنین می‌تواند از تایمرهای دیگری که قابلیت خروجی ساعت دارند تأمین شود (ITR1). سیگنال‌های ساعت ورودی پس از عملیات پالایش از پیش تعیین‌شده به ساعت CK_PSC تبدیل می‌شوند و به بخش شمارندهٔ هسته داده می‌شوند. هستهٔ تایمر ساده‌شده یک شمارندهٔ ۱۶بیتی (CNT) است. ساعت CK_PSC بدون تقسیم فرکانس مستقیماً به CNT داده می‌شود؛ CNT از حالت شمارش افزایشی، حالت شمارش کاهشی و حالت شمارش افزایشی-کاهشی پشتیبانی می‌کند و یک رجیستر بارگذاری مجدد خودکار (ATRLR) دارد که در پایان هر دورهٔ شمارش، مقدار اولیه را برای CNT بازبارگذاری می‌کند. (تایمر SLTM پیش‌تقسیم‌کننده ندارد و قابلیت پیش‌تقسیم فراهم نیست.)

◆ ۱.۱.۳ حالت خروجی مقایسه

حالت خروجی مقایسه یکی از کارکردهای پایهٔ تایمر است. اصل این حالت آن است که هنگامی که مقدار شمارندهٔ هسته (CNT) با مقدار رجیستر مقایسه برابر شود، کانال‌های ۱ و ۲ رویداد تریگر ADC را صادر می‌کنند. کانال‌های ۳ و ۴ نیز هنگام تولید رویداد برابری مقایسه، اگر بیت CCxDE از پیش تنظیم شده باشد، یک درخواست DMA تولید می‌کنند. تایمر SLTM نمی‌تواند مستقیماً شکل موج خروجی بدهد.

گام‌های پیکربندی در حالت خروجی مقایسه به این ترتیب است:

- ۱) منبع ساعت شمارندهٔ هسته (CNT) و مقدار بارگذاری مجدد خودکار را پیکربندی کنید؛
- ۲) مقدار شمارش موردنظر برای مقایسه را در رجیستر مقایسه (R16_TIMx_CHxCVR) تنظیم کنید؛
- ۳) بیت OCxPE را صفر نگه دارید تا رجیستر پیش‌بارگذاریِ رجیستر مقایسه غیرفعال بماند؛
- ۴) بیت CEN را یک کنید تا تایمر راه بیفتد.

◆ ۱.۱.۴ حالت هم‌گامی

برای ساعت SLTM دو انتخاب وجود دارد: یکی مسیر مستقیم از گذرگاه HB و دیگری از طریق TIM1 (حالت هم‌گامی). تایمر ساده‌شده تنها ورودی تایمر ۱ را می‌پذیرد (ITRx). اتصال تریگر داخلی تایمرها در جدول آمده است.

جدول ۱-۱ اتصال تریگر داخلی تایمرها

تایمر مقصد (اسلیو)	(TS=000) ITR0	(TS=001) ITR1	(TS=010) ITR2	(TS=011) ITR3
SLTM	TIM1	-	-	-

۱.۲ مقایسهٔ SLTM با TIM

برای درک بهتر جایگاه تایمر ساده‌شده، در ادامه از دید کارکردی، تایمر پیشرفته / تایمر همگانی‌منظوره / تایمر ساده‌شده با یکدیگر مقایسه می‌شوند:

جدول ۱-۲ مقایسهٔ تایمرها

ویژگی کارکردی	تایمر پیشرفته	تایمر همگانی‌منظوره	تایمر ساده‌شده
پهنای بیت	16 bit	16 bit	16 bit
بارگذاری مجدد خودکار	پشتیبانی می‌شود	پشتیبانی می‌شود	پشتیبانی می‌شود
خروجی شکل موج	پشتیبانی می‌شود	پشتیبانی می‌شود	پشتیبانی نمی‌شود
کنترل ناحیهٔ مرده	پشتیبانی می‌شود	پشتیبانی نمی‌شود	پشتیبانی نمی‌شود
کارکرد ترمز	پشتیبانی می‌شود	پشتیبانی نمی‌شود	پشتیبانی نمی‌شود
تصاحب ورودی	پشتیبانی می‌شود	پشتیبانی می‌شود	پشتیبانی نمی‌شود
انکودر	پشتیبانی می‌شود	پشتیبانی می‌شود	پشتیبانی نمی‌شود
وقفهٔ زمان‌بندی	پشتیبانی می‌شود	پشتیبانی می‌شود	پشتیبانی نمی‌شود
DMA	پشتیبانی می‌شود	پشتیبانی می‌شود	پشتیبانی می‌شود

از جدول بالا به‌روشنی دیده می‌شود که تایمر ساده‌شده هستهٔ اصلی کارکرد یعنی شمارش زمانی را نگه داشته و کارکردهای پیچیده‌ای مانند خروجی شکل موج و تصاحب سیگنال را کنار گذاشته است. همین طراحی «حذفی» آن را در سناریوهای خاص به گزینهٔ بهینه‌تری تبدیل می‌کند.

در پروژه‌های واقعی معمولاً چند تایمر باید با یکدیگر همکاری کنند. در این میان برای خروجی PWM و کنترل موتور عمدتاً تایمر پیشرفته انتخاب می‌شود؛ برای تصاحب ورودی، اندازه‌گیری پالس و انکودر عمدتاً تایمر همگانی‌منظوره؛ و برای تریگر ADC و تریگر DMA می‌توان تایمر ساده‌شده را برگزید.

۱.۲.۱ نمونهٔ کاربرد

در کاربرد کنترل موتور، تایمر پیشرفته (TIM1) سیگنال محرک PWM تولید می‌کند و تایمر ساده‌شده (TIM3) مسئول تریگر دوره‌ای ADC برای برداشت سیگنال بازخورد جریان/ولتاژ است. همکاری این دو، یک حلقهٔ کنترل کامل را محقق می‌کند:

- TIM1 سیگنال PWM مکمل تولید می‌کند و ادوات قدرت را محرک می‌کند؛
- TIM3 با فرکانس ثابت (مثلاً 20kHz) نمونه‌برداری ADC را تریگر می‌کند؛
- مقادیر نمونهٔ ADC به‌طور خودکار با DMA در بافر ذخیره می‌شوند؛

- CPU در وقفهٔ TIM3 آخرین مقادیر نمونه را می‌خواند و الگوریتم کنترل را اجرا می‌کند؛
- نتیجهٔ الگوریتم کنترل، نسبت روشنایی PWM تایمر TIM1 را به‌روز می‌کند.

در این معماری، تایمر ساده‌شده نقش «ساعت نمونه‌برداری» را ایفا می‌کند و بی‌درنگی و قطعیت حلقهٔ کنترل را تضمین می‌کند.

◆ ۱.۲.۲ پرسش‌های رایج

- ۱. تایمر ساده‌شده از کارکرد خروجی شکل موج پشتیبانی نمی‌کند. اگر به خروجی PWM نیاز دارید، باید از تایمر پیشرفته (TIM1) یا تایمر همگانی‌منظوره (TIM2) استفاده کنید.
- ۲. برای دستیابی به دورهٔ زمان‌بندی طولانی‌تر می‌توان از حالت هم‌گامی بهره گرفت (تایمر SLTM رجیستر تقسیم فرکانس ندارد و از پیکربندی تقسیم فرکانس پشتیبانی نمی‌کند).
- ۳. تایمر SLTM از وقفه پشتیبانی نمی‌کند؛ وقفهٔ به‌روزرسانی و دیگر وقفه‌ها را ندارد.

بخش ۲

پیکربندی و استفاده از SLTM

◆ ۲.۱ روند پیکربندی

روند پایهٔ استفاده از تایمر ساده‌شده به این شکل است:

- **گام ۱ — فعال‌سازی ساعت تایمر:** پیش از استفاده از هر جانبه، نخست باید ساعت آن فعال شود. فعال‌سازی ساعت تایمر ساده‌شده از طریق رجیسترهای مربوط ماژول RCC (ریست و کنترل ساعت) پیکربندی می‌شود.
- **گام ۲ — تعیین حالت شمارش SLTM:** با پیکربندی TIM3->CTLR شیوهٔ شمارش SLTM مشخص می‌شود.
- **گام ۳ — پیکربندی مقدار بارگذاری مجدد خودکار:** مقدار ARR را بر اساس دورهٔ زمان‌بندی موردنیاز محاسبه و در رجیستر TIM3->ARR بنویسید.
- **گام ۴ — فعال‌سازی DMA:** اگر می‌خواهید SLTM تریگر DMA باشد، باید رجیستر TIM3->DMAINTENR پیکربندی شود.
- **گام ۵ — فعال‌سازی تایمر:** بیت فعال‌سازی (CEN) را در رجیستر TIM3->CTLR تنظیم کنید تا تایمر راه بیفتد.

◆ ۲.۲ تریگر DMA با SLTM

رویدادهای مقایسهٔ کانال ۳ و کانال ۴ تایمر SLTM می‌توانند تریگر DMA باشند. برای تریگر DMA باید بیت CCxDE رجیستر DMAINTENR پیکربندی شود.

CH32V007، CH32V006 و CH32M007 همگی صاحب تایمر SLTM (TIM3) هستند و همگی می‌توانند از طریق کانال ۳ و کانال ۴ تایمر SLTM تریگر DMA بدهند؛ اما از نظر تعداد کانال‌ها، میان CH32V006/CH32V007 و CH32M007 تفاوتی وجود دارد.

در CH32M007، یک رویداد CH3 از TIM3 می‌تواند کانال‌های ۱، ۲ و ۳ واحد DMA1 را تریگر کند؛ و یک رویداد CH4 از TIM3 می‌تواند کانال‌های ۴، ۵ و ۶ واحد DMA1 را تریگر کند.

در CH32V006 و CH32V007، یک رویداد CH3 از TIM3 تنها می‌تواند کانال ۱ واحد DMA1 را تریگر کند؛ و یک رویداد CH4 از TIM3 تنها می‌تواند کانال ۴ را تریگر کند.

```
void TIM3_INIT(void)
{
  RCC_PB2PeriphClockCmd(RCC_PB2Periph_TIM1, ENABLE);
  RCC_PB1PeriphClockCmd(RCC_PB1Periph_TIM3, ENABLE);

  TIM_CounterModeConfig(TIM1, TIM_CounterMode_Down);
  TIM_CounterModeConfig(TIM3, TIM_CounterMode_Down);

  TIM_SetAutoreload(TIM1, 0x77);
  TIM_SetAutoreload(TIM3, 0xFF);
  TIM_SetCompare1(TIM3, 0xFD);

  TIM_PrescalerConfig(TIM1, 48000 - 1, TIM_PSCReloadMode_Immediate);

  TIM_DMACmd(TIM3, TIM_DMA_CC3, ENABLE);
  TIM_ARRPreloadConfig(TIM3, ENABLE);

  TIM_Cmd(TIM1, ENABLE);
}
```

شکل ۲-۱ تریگر DMA با SLTM

CH32V007، CH32V006 و CH32M007 از یک EVT مشترک استفاده می‌کنند: https://www.wch.cn/downloads/CH32V006EVT_ZIP.html. در نمونهٔ SLTM_DMA آن، تعداد کانال‌های DMA بر اساس مدل تراشه پیکربندی شده است.

◆ ۲.۳ تریگر ADC با SLTM

رویدادهای مقایسهٔ کانال ۱ و کانال ۲ تایمر SLTM می‌توانند تریگر ADC باشند.

```
void SLTIM_Init(void)
{
  RCC_PB2PeriphClockCmd(RCC_PB2Periph_TIM1, ENABLE);
  RCC_PB1PeriphClockCmd(RCC_PB1Periph_TIM3, ENABLE);

  TIM_CounterModeConfig(TIM1, TIM_CounterMode_Up);
  TIM_CounterModeConfig(TIM3, TIM_CounterMode_Down);
  TIM_SetAutoreload(TIM1, 0x3);
  TIM_SetAutoreload(TIM3, 0xFD);
  TIM_SetCompare2(TIM3, 0xFA);

  TIM_PrescalerConfig(TIM1, 48000 - 1, TIM_PSCReloadMode_Immediate);
  TIM_SelectOutputTrigger(TIM1, TIM_TRGOSource_Update);
  TIM_SelectSlaveMode(TIM3, TIM_SlaveMode_External1);

  TIM_Cmd(TIM1, ENABLE);
  TIM_Cmd(TIM3, ENABLE);
}
```

شکل ۲-۲ تریگر ADC با SLTM

تایمر SLTM رویداد به‌روزرسانی ندارد؛ برای طولانی‌ترکردن رویداد زمان‌بندی می‌توان مقدار رجیستر مقایسه را بزرگ‌تر کرد یا از طریق آبشارکردن تایمرها به این هدف رسید.

◆ ۲.۴ جمع‌بندی

تایمر ساده‌شدهٔ CH32V006 یک ماژول تایمر ۱۶بیتی است؛ اگرچه کارکردهایش ساده‌سازی شده (از خروجی PWM و تصاحب ورودی پشتیبانی نمی‌کند)، در سناریوهای زمان‌بندی پایه عملکرد درخشانی دارد. وجود این جانبه باعث می‌شود CH32V006 در کنار حفظ همهٔ کارکردهای تایمر پیشرفته و تایمر همگانی‌منظوره، یک منبع زمان‌بندی مستقل اضافه نیز به دست آورد.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه تاریخچهٔ نسخه‌های سند اصلی AN11001

تاریخ	نسخه	شرح تغییرات
2026/07/08	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان — واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
CH32V006 / CH32M007	میکروکنترلرهای همگانی‌منظورهٔ صنعتی شرکت WCH مبتنی بر هستهٔ RISC-V کینگ‌که (QingKe)، مجهز به تایمر ساده‌شده
SLTM	نام جانبهٔ تایمر ساده‌شده در این تراشه‌ها؛ شمارندهٔ ۱۶بیتی که به‌جای خروجی PWM بر تریگر داخلی و تولید پالس تمرکز دارد و در سند با نمونهٔ TIM3 پیکربندی می‌شود
CNT	شمارندهٔ هستهٔ تایمر؛ با محوریت ساعت شمرده می‌شود و حالت‌های افزایشی، کاهشی و افزایشی-کاهشی دارد
ATRLR	رجیستر بارگذاری مجدد خودکار؛ سقف شمارش را تعیین می‌کند و رسیدن CNT به مقدار ARR رویداد سرریز تولید می‌شود
CTLR	رجیستر کنترل تایمر؛ فعال‌سازی، جهت شمارش و مجازسازی رویداد به‌روزرسانی و… از این‌جا تنظیم می‌شود
DMAINTENR	رجیستر مجازسازی DMA و وقفه؛ مجازسازی DMA و مجازسازی پیش‌بارگذاری رجیستر مقایسه در آن قرار دارد
CHxCVR	رجیستر مقایسهٔ کانال x؛ مقداری که با شمارندهٔ هسته مقایسه می‌شود و رویداد برابری می‌سازد
CK_PSC	ساعت ورودی شمارندهٔ هسته؛ حاصل سیگنال ساعت منبع پس از عملیات پالایش تعیین‌شده
ITRx	ورودی تریگر داخلی از تایمر دیگر؛ تایمر ساده‌شده تنها ورودی تایمر ۱ (TIM1) را می‌پذیرد
CCxDE	بیت مجازسازی درخواست DMA برای رویداد مقایسه در رجیستر DMAINTENR؛ شرط تریگر DMA از کانال‌های ۳ و ۴
OCxPE	بیت مجازسازی پیش‌بارگذاری مقایسه/خروجی؛ در حالت خروجی مقایسهٔ تایمر ساده‌شده باید صفر بماند
CEN	بیت فعال‌سازی شمارنده در رجیستر CTLR؛ با یک‌کردن آن تایمر راه می‌افتد
EVT	بستهٔ برد ارزیابی WCH؛ نمونهٔ SLTM_DMA آن تعداد کانال‌های DMA را بر اساس مدل تراشه پیکربندی می‌کند



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN11001 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com